การออกแบบชิป DFT คืออะไร?

การออกแบบเพื่อการทดสอบ (DFT)เป็นเทคโนโลยีสำคัญในการออกแบบชิป ซึ่งย่อมาจาก Design for Testing หมายถึงการแทรกตรรกะการทดสอบที่เกี่ยวข้องในขั้นตอนการออกแบบในระหว่างกระบวนการผลิตชิปเนื่องจากข้อบกพร่องในการผลิตที่หลีกเลี่ยงไม่ได้ เช่น การลัดวงจรของลวดโลหะ การลัดวงจร หรือความเข้มข้นของสารต้องห้ามที่ผิดปกติ ซึ่งอาจนำไปสู่ความล้มเหลวของตรรกะวงจรและความล้มเหลวของระบบชิป ดังนั้น ตรรกะการทดสอบที่เกี่ยวข้องจะถูกแทรกในขั้นตอนการออกแบบเพื่อทดสอบในระหว่างหรือหลังกระบวนการผลิต คัดแยกชิปที่ชำรุดออก และหลีกเลี่ยงการเข้าสู่ตลาดหรือลูกค้า เนื่องจากความซับซ้อนของวงจรรวมและลอจิกเกตจำนวนมากเพิ่มขึ้นอย่างมาก วิธีการตรวจสอบให้แน่ใจว่าชิปแต่ละตัวทำงานอย่างถูกต้องในกระบวนการผลิตจึงกลายเป็นหัวข้อสำคัญ และ DFT มีบทบาทสำคัญในบริบทนี้

ความจำเป็นในการทดสอบ

การทดสอบชิปคือการตัดสินว่าชิปมีข้อบกพร่องหรือไม่โดยการใช้สัญญาณกระตุ้นที่รู้จักกับอินพุตของชิปและสังเกตการตอบสนองของเอาต์พุต- การทดสอบส่วนใหญ่แบ่งออกเป็นการทดสอบการผลิตและการทดสอบการทำงาน: การทดสอบการผลิตจะดำเนินการก่อนที่ชิปจะออกจากโรงงานเพื่อคัดกรองเวเฟอร์ที่เป็นเศษเนื่องจากข้อบกพร่องของกระบวนการ รวมถึงการทดสอบเวเฟอร์และการทดสอบบรรจุภัณฑ์ การทดสอบการทำงานช่วยให้มั่นใจได้ถึงความถูกต้องของชิปในการใช้งานจริง โดยยืนยันว่าการออกแบบชิปนั้นถูกต้อง 100% โดยการตรวจสอบกรณีการใช้งาน

อย่างไรก็ตาม ด้วยการถือกำเนิดของนาโนเทคโนโลยี กระบวนการผลิตชิปจึงมีความซับซ้อนมากขึ้นเรื่อยๆ และความหนาแน่นของทรานซิสเตอร์ก็เพิ่มขึ้น ส่งผลให้มีความเป็นไปได้ที่จะเกิดการลัดวงจรหรือการแตกหักของวงจรเพิ่มขึ้น และความเป็นไปได้ที่จะเกิดความล้มเหลวของชิปก็เพิ่มขึ้นอย่างมาก ค่าใช้จ่ายในการทดสอบสามารถเข้าถึงมากกว่า 50% ของต้นทุนการผลิต

ข้อบกพร่องทางกายภาพต่างๆ สามารถเกิดขึ้นได้ในระหว่างกระบวนการผลิต เช่น การเชื่อมต่อหรือการเชื่อมต่อระหว่างกันขาด การลัดวงจรของออกซิเจนเกตในทรานซิสเตอร์ CMOS ข้อผิดพลาดในการพิมพ์มาสก์ และข้อบกพร่องของเวเฟอร์ซิลิคอน ซึ่งอาจนำไปสู่ความล้มเหลวทางไฟฟ้าและความล้มเหลวของชิปในที่สุด ในการใช้งานที่สำคัญ เช่น อุปกรณ์ทางการแพทย์ อุปกรณ์อิเล็กทรอนิกส์ในยานยนต์ หรือการบินและอวกาศ ความล้มเหลวของชิปอาจส่งผลกระทบร้ายแรง ดังนั้นการทดสอบจึงดำเนินการภายใต้สภาวะที่รุนแรง

ค่าใช้จ่ายในการทดสอบเป็นไปตามหลักการสิบเท่า โดยเพิ่มขึ้นจากระดับชิปถึงระดับบอร์ดจนถึงระดับระบบ ดังนั้นการตรวจจับข้อบกพร่องตั้งแต่เนิ่นๆ จึงสามารถลดการสูญเสียได้อย่างมาก DFT ปรับกระบวนการผลิตชิปให้เหมาะสมโดยการเพิ่มความสามารถในการทดสอบในขั้นตอนการออกแบบเพื่อให้การทดสอบเป็นไปได้และคุ้มต้นทุน ช่วยให้สามารถควบคุมคุณภาพและติดตามความสามารถในการผลิตได้

หลักการและแนวคิดพื้นฐานของ DFT

โดยที่แกนหลัก DFT ช่วยเพิ่มความสามารถในการควบคุมเศษและความสามารถในการสังเกต ความสามารถในการควบคุมหมายถึงความสามารถในการใช้การกระตุ้นการทดสอบกับโหนดลอจิกภายในที่จำเป็นต้องทดสอบผ่านสัญญาณอินพุตภายนอก เพื่อที่จะถูกกำหนดให้กับค่าที่ต้องการ ความสามารถในการสังเกตหมายถึงความสามารถในการตรวจสอบค่าการตอบสนองของโหนดภายในผ่านพอร์ตเอาต์พุตภายนอก ทำให้ง่ายต่อการสังเกตและเปรียบเทียบ คุณสมบัติทั้งสองนี้ช่วยให้กระบวนการทดสอบครอบคลุมตรรกะภายในของชิปได้อย่างสมบูรณ์โดยไม่ต้องกังวลกับการทำงานจริงของชิป ลดความซับซ้อนในการทดสอบ และปรับปรุงวิธีการออกแบบที่หลากหลาย

ข้อบกพร่องอาจนำไปสู่ความล้มเหลวในการผลิตชิป ซึ่งเป็นอาการทางไฟฟ้าของข้อบกพร่อง และแบบจำลองข้อผิดพลาดทั่วไป ได้แก่ ข้อผิดพลาดคงที่ (เช่น พอร์ตพินลัดวงจรกับพลังงานหรือกราวด์) ข้อผิดพลาดสะดุด และข้อบกพร่องการหน่วงเวลาของเส้นทาง (เช่น การขึ้นและลงอย่างช้าๆ ของพอร์ตเกต) และข้อบกพร่องประเภทกระแสไฟนิ่ง (ทำให้เกิดการรั่วไหลของกระแสไฟนิ่งสูง) หากข้อผิดพลาดสามารถแพร่กระจายไปข้างหลังและสังเกตได้ ทำให้ชิปทำงานไม่เป็นไปตามที่คาดไว้ เรียกว่าความล้มเหลว ความล้มเหลวทั้งหมดไม่ได้ทำให้เกิดความล้มเหลว เฉพาะความล้มเหลวที่ส่งผลต่อฟังก์ชันการทำงานเท่านั้นที่ทำให้เกิดปัญหา

เทคโนโลยีและวิธีการ DFT หลัก

การทดสอบการสแกนเป็นวิธีการทั่วไปสำหรับ DFT โดยการแทนที่รีจิสเตอร์ปกติด้วยรีจิสเตอร์การสแกน และต่อเข้าด้วยกันเป็นลูกโซ่การสแกน ในโหมดทดสอบ ให้ดำเนินการย้ายเข้าเพื่อย้ายข้อมูลการทดสอบไปยังรีจิสเตอร์ภายในผ่านห่วงโซ่การสแกน และใช้นาฬิกาความถี่ต่ำเพื่อให้มั่นใจในความถูกต้อง จากนั้นดำเนินการจับภาพ ข้อมูลจะถูกจับที่ความถี่สัญญาณนาฬิกาที่ใช้งานได้ และใช้นาฬิกาความเร็วต่ำ (10~50MHz) สำหรับข้อผิดพลาดคงที่ และใช้ความถี่สัญญาณนาฬิกาของฟังก์ชันระบบ (10MHz~GHz) สำหรับการสะดุดหรือข้อบกพร่องที่ล่าช้า สุดท้ายข้อมูลที่บันทึกไว้จะถูกย้ายออกไปเพื่อการวิเคราะห์โดยการดำเนินการย้ายออก

การทดสอบตัวเองในตัว (BIST)กำหนดเป้าหมายหน่วยหน่วยความจำ เช่น SRAM และ DRAM โดยการใส่ตรรกะการทดสอบเฉพาะ สร้างเวกเตอร์การทดสอบภายใน และเปรียบเทียบผลลัพธ์ การตรวจจับข้อบกพร่องทางกายภาพ เช่น การลัดวงจรและการลัดวงจร โดยไม่จำเป็นต้องใช้อุปกรณ์ทดสอบภายนอก

การสแกนขอบเขตใช้เพื่อตรวจสอบการเชื่อมต่อพินชิป ทำให้สามารถทดสอบ IO และการทดสอบระดับบอร์ดได้โดยการแทรกและเชื่อมโยงชุดทดสอบการสแกนสำหรับแต่ละอินพุตและเอาต์พุตของพอร์ต IO

การสร้างเวกเตอร์ทดสอบอัตโนมัติ (ATPG)สร้างเวกเตอร์ทดสอบโดยอัตโนมัติผ่านซอฟต์แวร์ และนำไปใช้กับการทดสอบการผลิตเพื่อตัดสินคุณภาพของชิปโดยการเปรียบเทียบเอาต์พุตจริงกับเอาต์พุตที่คาดหวัง

เทคโนโลยีเหล่านี้ร่วมกันแก้ปัญหาการทดสอบวงจรไทม์มิ่ง และแปลงวงจรไทม์มิ่งที่ทดสอบยากให้เป็นวงจรรวมที่ทดสอบได้ง่าย กระบวนการทดสอบเกี่ยวข้องกับการใช้เวกเตอร์ทดสอบกับวงจรที่กำลังทดสอบ จากนั้นจึงเปรียบเทียบการตอบสนองเอาต์พุตกับการตอบสนองที่คาดหวัง

0010-20132 6" ชุดใบมีดโอน

การใช้งาน DFT:

เทคโนโลยี DFT ถูกนำมาใช้กันอย่างแพร่หลายในชิปประเภทต่างๆ เช่น โปรเซสเซอร์ หน่วยความจำ และชิปเฉพาะทาง ตัวอย่างเช่น ชิป DSP ซีรีส์ควบคุมแบบเรียลไทม์ของ Zhongke Benyuan ผสานรวมเชนการสแกน, BIST และการสแกนขอบเขตเข้ากับสถาปัตยกรรม DFT ที่สมบูรณ์ ทำให้มั่นใจได้ถึงความน่าเชื่อถือและเสถียรภาพสูงในด้านที่มีความเสี่ยงสูง เช่น การควบคุมทางอุตสาหกรรม อุปกรณ์อิเล็กทรอนิกส์ยานยนต์ และการบินและอวกาศ การออกแบบ DFT ปรับปรุงประสิทธิภาพการทดสอบ ลดต้นทุนและเวลาในการทดสอบการผลิต และเพิ่มความต้านทานต่อชิปต่อการรบกวนในสภาพแวดล้อมที่รุนแรง เช่น อุณหภูมิสูง ความชื้นสูง และการรบกวนทางแม่เหล็กไฟฟ้าที่รุนแรง นอกจากนี้ยังสนับสนุนการจัดการวงจรชีวิตของชิปอย่างเต็มรูปแบบ เพื่อให้มั่นใจถึงประสิทธิภาพที่สม่ำเสมอตั้งแต่การออกแบบและการผลิตไปจนถึงการใช้งานภาคสนาม

การออกแบบความสามารถในการทดสอบมีบทบาทสำคัญในการผลิตชิปและการตรวจสอบความถูกต้อง ด้วยการออกแบบที่สมเหตุสมผล DFT ปรับปรุงประสิทธิภาพและความแม่นยำของการทดสอบได้อย่างมาก ทำให้มั่นใจได้ว่าชิปแต่ละตัวสามารถทำงานได้เสถียรและเชื่อถือได้ ด้วยการพัฒนาเทคโนโลยีชิปอย่างต่อเนื่อง เทคโนโลยีการทดสอบก็จะก้าวหน้าเช่นกัน และ DFT จะช่วยเหลือการพัฒนาอุตสาหกรรมชิปอย่างต่อเนื่อง